Итоговый тест по теме Триггеры

Итоговый проверочный тест по теме «Триггеры в цифровой схемотехнике»

Формат вопросов: с одним правильным ответом (О), с множественным выбором (М), на сопоставление (С), на установление последовательности (П).

Часть 1: Фундаментальные принципы и классификация (Вопросы 1-10)

1. (О) Ключевое функциональное отличие триггера (flip-flop) от защёлки (latch) заключается в:

1. Способности хранить один бит информации.

2. Методе тактирования: триггер управляется фронтом/срезом, защёлка — уровнем.

3. Количестве входов.

4. Обязательном наличии инверсного выхода.
   
   

2. (М) Какие из следующих утверждений об асинхронных входах SET и/RESET в синхронных триггерах верны? (Выберите все подходящие варианты)

1. Они имеют наивысший приоритет и работают немедленно.

2. Их действие зависит от состояния тактового входа (CLK).

3. Они необходимы для начальной установки триггера в известное состояние.

4. Они всегда являются активными высокими уровнями.
   
   

3. (С) Сопоставьте тип защёлки/триггера с его характерным режимом работы:

4. (О) Главная причина, по которой в синхронных цифровых схемах преимущественно используются D-триггеры, а не защёлки:

1. Они имеют меньшее время задержки.

2. Они исключают «прозрачность» и проблему гонок сигналов в последовательных цепях.

3. Они не требуют тактового сигнала.

4. Они могут выполнять функцию счётчика без дополнительных элементов.
   
   

5. (П) Установите правильную последовательность стадий в цикле работы двухступенчатого (Master-Slave) D-триггера, тактируемого по срезу:
A) Данные со входа D фиксируются в ведомой (Slave) ступени.
B) Сигнал на входе D передаётся на выход ведущей (Master) ступени.
C) Тактовый сигнал переходит из 0 в 1 (положительный фронт).
D) Тактовый сигнал переходит из 1 в 0 (отрицательный срез).
E) Состояние ведущей ступени копируется в ведомую и появляется на выходе Q.

6. (О) Параметр «время удержания» (hold time) для синхронного триггера — это:

1. Максимальная частота тактового сигнала.

2. Время, в течение которого данные на входе должны оставаться стабильными после активного перехода тактового сигнала.

3. Время, в течение которого данные должны быть установлены до активного перехода тактового сигнала.

4. Задержка между тактовым сигналом и появлением данных на выходе.
   
   

7. (М) Какие из следующих устройств могут быть построены на основе цепочки триггеров? (Выберите все подходящие варианты)

1. Регистр хранения.

2. Сдвиговый регистр.

3. Синхронный счетчик.

4. Демультиплексор.
   
   

8. (О) Что произойдет с синхронным RS-триггером, если в момент активного фронта такта на его входах будет S=1, R=1?

1. Триггер установится в состояние Q=1.

2. Триггер сбросится в состояние Q=0.

3. Триггер перейдёт в неопределённое (метастабильное) состояние, а его выходы могут стать недопустимыми.

4. Триггер переключится в противоположное состояние.
   
   

9. (С) Сопоставьте временной параметр триггера с его описанием:

10. (О) Gated D-Latch — это то же самое, что и:

1. D-триггер, управляемый фронтом.

2. Асинхронная D-защёлка.

3. Двухступенчатый RS-триггер.

4. T-триггер с входом разрешения.
   
   

Часть 2: Типы триггеров, таблицы истинности, режимы работы (Вопросы 11-25)

11. (О) Для JK-триггера режим, при котором он выполняет функцию T-триггера, задаётся комбинацией:

1. J=0, K=0

2. J=1, K=0

3. J=0, K=1

4. J=1, K=1
   
   

12. (М) Какие из перечисленных состояний являются РАЗРЕШЁННЫМИ для асинхронной RS-защёлки на элементах И-НЕ (с инверсными входами S' и R')?

1. S'=0, R'=0

2. S'=0, R'=1

3. S'=1, R'=0

4. S'=1, R'=1
   
   

13. (О) Универсальность JK-триггера заключается в том, что он может эмулировать работу:

1. Только D-триггера.

2. Только T-триггера.

3. Только RS-триггера.

4. D-, T- и RS-триггеров.
   
   

14. (П) Расположите этапы проектирования 4-разрядного синхронного счётчика с параллельным переносом в порядке их выполнения:
A) Определение необходимого типа триггеров (обычно JK или D).
B) Синтез комбинационной схемы для входов переноса.
C) Составление таблицы переходов счётчика.
D) Запись функций возбуждения для каждого триггера.
E) Подключение тактовых входов всех триггеров к общему тактовому генератору.

15. (О) Таблица истинности, где Qn — текущее состояние, Qn+1 — следующее состояние, — это:

1. Таблица состояний (State Table).

2. Временная диаграмма (Timing Diagram).

3. Карта Карно (Karnaugh Map).

4. Принципиальная схема (Schematic).
   
   

16. (О) Как называется состояние, в которое может попасть триггер при нарушении временных параметров (setup/hold time)?

1. Запрещённое.

2. Асинхронное.

3. Метастабильное.

4. Прозрачное.
   
   

17. (С) Сопоставьте триггер с его таблицей переходов (активный фронт такта):

18. (М) Какие входные комбинации приводят к изменению состояния T-триггера на активном фронте такта? (T-триггер имеет вход T и такт C)

1. T=0, C↑

2. T=1, C↑

3. T=1, C=1 (уровень)

4. T=1, C↓ (срез, если триггер тактируется срезом)
   
   

19. (О) Для построения делителя частоты на 8 (коэффициент деления = 8) требуется минимум:

1. 2 D-триггера в счётном режиме.

2. 3 T-триггера (или D/JK в счётном режиме).

3. 8 RS-защёлок.

4. 4 JK-триггера в режиме хранения.
   
   

20. (О) Если на вход D синхронного D-триггера подать инвертированный сигнал с его прямого выхода Q, то получится:

1. RS-триггер.

2. T-триггер в счётном режиме.

3. Защёлка.

4. Делитель частоты на 4.
   
   

21. (М) Какие из перечисленных устройств обязательно содержат внутри себя элементы памяти (триггеры)?

1. Мультиплексор 4→1.

2. Синхронный регистр сдвига.

3. Асинхронный счетчик Джонсона.

4. Дешифратор 3→8.
   
   

22. (О) В схеме двухступенчатого (Master-Slave) JK-триггера «единичная прозрачность» может привести к:

1. Увеличению быстродействия.

2. Уменьшению энергопотребления.

3. Ложным срабатываниям (racing), если J/K меняются, пока C=1.

4. Невозможности установки в состояние 1.
   
   

23. (С) Сопоставьте тип входа триггера с его приоритетом и описанием:

24. (О) Динамический D-триггер отличается от статического тем, что:

1. Он тактируется по двум разным фронтам.

2. Он для хранения бита использует заряд на паразитной ёмкости, требующий периодического обновления.

3. Он имеет только один вход.

4. Он не может работать в синхронных схемах.
   
   

25. (О) Какая комбинация на входах J и K JK-триггера обеспечит режим, идентичный режиму работы D-триггера (с учётом, что D = входным данным)?

1. J = D, K = ¬D

2. J = D, K = D

3. J = ¬D, K = D

4. J = 1, K = 1
   
   

Часть 3: Анализ схем, временные диаграммы, применение (Вопросы 26-40)

26. (О) На схеме изображена цепь из трёх D-триггеров, где выход каждого предыдущего подключен ко входу D следующего. Все тактовые входы соединены вместе. Это:

1. Синхронный счётчик.

2. Регистр хранения с параллельной загрузкой.

3. Сдвиговый регистр с последовательным входом и выходом.

4. Демультиплексор.
   
   

27. (М) Рассмотрите временную диаграмму для D-триггера, тактируемого по положительному фронту. Вход D меняется незадолго до и сразу после фронта. На каких фронтах CLK выход Q гарантированно НЕ изменится, если временные параметры НЕ нарушены? (Выберите все подходящие)

1. На первом положительном фронте, если D был стабилен до и после него.

2. На отрицательном срезе.

3. На положительном фронте, если D изменялся непосредственно перед ним.

4. Когда CLK находится на высоком уровне.
   
   

28. (О) Назначение входа «Clock Enable» (CE) в сложных триггерах и регистрах:

1. Увеличить тактовую частоту.

2. Разрешить или запретить реакцию триггера на активный фронт тактового сигнала.

3. Выполнить асинхронный сброс.

4. Перевести триггер в прозрачный режим.
   
   

29. (П) Установите порядок следования сигналов в 3-битном кольцевом счётчике (сдвиговый регистр, где инверсный выход последнего триггера подаётся на вход первого) после начального сброса в 001:
A) 010
B) 100
C) 001
D) 101
E) 011

30. (О) Какое минимальное количество дополнительных логических элементов (вентилей) нужно, чтобы из D-триггера получить T-триггер?

1. 0 (соединением проводов)

2. 1 (инвертор)

3. 2 (элемент ИСКЛЮЧАЮЩЕЕ ИЛИ)

4. 3 (мультиплексор)
   
   

31. (С) Сопоставьте схему триггера/защёлки с её названием по внутренней структуре:

32. (М) Какие факторы ограничивают максимальную тактовую частоту системы на основе синхронных триггеров? (Выберите все подходящие)

1. Сумма задержки комбинационной логики между триггерами (Tcomb), времени установки (Tsetup) и времени распространения триггера (Tclk-to-q).

2. Длительность активного уровня тактового сигнала.

3. Время удержания (Thold).

4. Скорость переключения асинхронных входов.
   
   

33. (О) В схеме синхронного счетчика с параллельным переносом (look-ahead carry) функция переноса (Carry Out) формируется:

1. С выхода последнего триггера в цепочке.

2. Специальной быстрой комбинационной схемой на основе состояний всех разрядов.

3. Только при достижении счётчиком максимального значения.

4. Асинхронно, независимо от тактового сигнала.
   
   

34. (О) Если на входы асинхронной RS-защёлки на элементах И-НЕ поданы S'=1, R'=1, то защёлка находится в режиме:

1. Установки в 1.

2. Сброса в 0.

3. Хранения предыдущего состояния.

4. Неопределённого (запрещённого) состояния.
   
   

35. (М) Какие из следующих утверждений о метастабильности ВЕРНЫ?

1. Это состояние, когда выход триггера находится между логическим 0 и 1 на протяжении неопределённого времени.

2. Вероятность её возникновения можно свести к нулю.

3. Она может быть вызвана нарушением времени установки (setup time).

4. Для борьбы с ней используют синхронизаторы (цепочки из двух и более триггеров).
   
   

36. (О) Что характеризует параметр «скважность» тактового сигнала?

1. Его амплитуду.

2. Соотношение длительности импульса к периоду (Duty Cycle).

3. Максимальную частоту.

4. Время нарастания фронта.
   
   

37. (С) Сопоставьте проблему проектирования с типом триггера/защёлки, для которого она наиболее характерна:

38. (О) Для построения реверсивного счётчика (с возможностью счёта вверх и вниз) на базе D-триггеров необходима дополнительная комбинационная схема, которая на вход D каждого триггера подаёт:

1. Значение с выхода предыдущего триггера.

2. Результат операции XOR между выходом триггера и сигналом направления.

3. Результат сложения по модулю 2 всех выходов.

4. Сигнал с выхода следующего триггера.
   
   

39. (О) В схеме «триггер Шмитта» (не бистабильный, а пороговый элемент) положительная обратная связь используется для:

1. Запоминания бита информации.

2. Создания гистерезиса и подавления дребезга контактов.

3. Увеличения быстродействия.

4. Генерации тактовых импульсов.
   
   

40. (М) При начальной подаче питания на цифровую систему с триггерами без асинхронных входов сброса/установки:

1. Все триггеры гарантированно устанавливаются в ноль.

2. Состояние триггеров является случайным (неопределённым).

3. Для приведения системы в известное начальное состояние требуется специальная последовательность сигналов.

4. Тактовый генератор должен быть немедленно запущен.