Лекция по теме RS-триггеры

ВВЕДЕНИЕ

Прогресс в цифровой и микропроцессорной технике обусловил широкое использование различного рода цифровых устройств и микропроцессоров.

Для современного этапа развития цифровой техники характерным является то, что на практике применяется огромное число различных технических решений, чрезвычайно разнообразна элементная база цифровой техники.

Современные устройства, начиная от бытовых музыкальных центров, телевизоров или стиральных машин и заканчивая сложнейшими космическими кораблями и искусственными спутниками земли состоят из одиночных микросхем или некоторого их количества.

Цифровые устройства - устройства, обрабатывающие информацию, представленную в цифровой (дискретной) форме — сигналы имеют два уровня: "0" (низкий) и "1" (высокий).

Примеры: процессоры, память, микроконтроллеры, простейшие логические схемы.

Все цифровые устройства строятся из логических микросхем, каждая из которых (рис. 1) обязательно имеет следующие выводы (или, как их еще называют в просторечии, "ножки"):

• выводы питания: общий (или "земля") и напряжения питания (в большинстве случаев — +5 В или +3,3 В), которые на схемах обычно не показываются;

• выводы для входных сигналов (или "входы"), на которые поступают внешние цифровые сигналы;

• выводы для выходных сигналов (или "выходы"), на которые выдаются цифровые сигналы из самой микросхемы.

Каждая микросхема преобразует тем или иным способом последовательность входных сигналов в последовательность выходных сигналов. Способ преобразования чаще всего описывается или в виде таблицы (так называемой таблицы истинности), или в виде временных диаграмм, то есть графиков зависимости от времени всех сигналов.

Рис. 1 – цифровая микросхема

Все цифровые микросхемы работают с логическими сигналами, имеющими два разрешенных уровня напряжения.

Один из этих уровней называется уровнем логической единицы (или единичным уровнем), а другой — уровнем логического нуля (или нулевым уровнем).

Чаще всего логическому нулю соответствует низкий уровень напряжения, а логической единице — высокий уровень. В этом случае говорят, что принята "положительная логика".

Однако при передаче сигналов на большие расстояния и в системных шинах микропроцессорных систем порой используют и обратное представление, когда логическому нулю соответствует высокий уровень напряжения, а логической единице — низкий уровень. В этом случае говорят об "отрицательной логике". Иногда логический нуль кодируется положительным уровнем напряжения (тока), а логическая единица — отрицательным уровнем напряжения (тока), или наоборот.

Есть и более сложные методы кодирования логических нулей и единиц. Но мы в основном будем говорить о положительной логике.

Для описания работы цифровых устройств используют самые различные модели, отличающиеся друг от друга сложностью, точностью, большим или меньшим учетом тонких физических эффектов.

В основном эти модели используются при компьютерных расчетах цифровых схем.

В настоящее время существуют компьютерные программы, которые не только рассчитывают готовые схемы, но способны и проектировать новые схемы по формализованным описаниям функций, которые данное устройство должно выполнять.

Это довольно удобно, но ни одна программа никогда не может сравниться с человеком. По-настоящему эффективные, минимизированные по аппаратуре, наконец, красивые схемы может разрабатывать только человек, который всегда подходит к проектированию творчески и использует оригинальные идеи.

Разработчик цифровой аппаратуры тоже использует своеобразные модели или, как еще можно сказать, различные уровни представления цифровых схем.

Но, в отличие от компьютера, человек может гибко выбирать нужную модель — ему надо только взглянуть на схему, чтобы понять, где достаточно простейшей модели, а где требуется более сложная.

То есть человек никогда не будет делать лишней, избыточной работы и, следовательно, не будет вносить дополнительных ошибок, свойственных любой, даже самой сложной, модели. Правда, простота цифровых устройств по сравнению с аналоговыми обычно не провоцирует на чересчур серьезные ошибки.

В подавляющем большинстве случаев для разработчика цифровых схем достаточно трех моделей, трех уровней представления о работе цифровых устройств:

1. Логическая модель.

2. Модель с временными задержками.

3. Модель с учетом электрических эффектов (или электрическая модель).

Опыт показывает, что первой, простейшей модели достаточно примерно в 20% всех случаев. Она применима для всех цифровых схем, работающих с низкой скоростью, в которых быстродействие не принципиально.

Привлечение второй модели, учитывающей задержки срабатывания логических элементов, позволяет охватить около 80% всех возможных схем. Ее применение необходимо для всех быстродействующих устройств и для случая одновременного изменения нескольких входных сигналов.

Наконец, добавление третьей модели, учитывающей входные и выходные токи, входные и выходные сопротивления и емкости элементов, дает возможность проектирования практически 100% цифровых схем. В первую очередь, эту третью модель надо применять при объединении нескольких входов и выходов, при передаче сигналов на большие расстояния и при нетрадиционном включении логических элементов (с переводом их в аналоговый или в линейный режимы).

Основные понятия цифровых устройств

Уровень сигнала – напряжение на входе или выходе схемы. В подавляющем большинстве случаев измеряется относительно земли.

Цифровые схемы всегда оперируют двоичными сигналами, т.е. такими, в которых присутствуют 2 ярко выраженных уровня (отсюда и название – двоичный сигнал). Эти уровни называют логическим нулём (низкое напряжение) и логической единицей (высокое напряжение). Все остальные уровни являются «нерабочими». Поведение цифровых схем на таких уровнях обычно не описывается и в ряде случаев может оказаться нестабильным. Поэтому, этого следует избегать.

Конкретные напряжения лог. нуля/единицы зависят от схемотехники цифровых элементов и могут отличаться для разных семейств микросхем. Чаще всего это 0в (лог. 0) и +Uпитания (лог. 1). На практике вводится понятие порога срабатывания – некоего напряжения, уровень сигнала выше которого считается лог. 1, ниже – лог. 0.

Очень распространено понятие «уровни ТТЛ». ТТЛ – аббревиатура от «транзисторно-транзисторная логика». Это один из видов внутренней схемотехники цифровых логических элементов и схем. Широко известные отечественные серии микросхем К155, К555 и пр. – ТТЛ схемы. Уровни ТТЛ: лог. 0 – 0в, лог. 1 - +5в. Порог – в среднем +1.4 в, у разных серий микросхем немного отличается. Поэтому, по факту, если на входе 0..+1.4в – это лог. 0, а +1.4в .. +5в – лог. 1. Понятие «напряжение» в цифровой технике  упоминается достаточно редко.

Сразу отметим, что большинство современных схем хоть и не являются ТТЛ схемами, но, работают с уровнями напряжений ТТЛ. Благодаря этому, очень редко возникают какие-либо проблемы согласования разных цифровых схем по напряжению. 

Обозначение типов входов и выходов цифровых элементов/микросхем

Существуют различные типы логических входов-выходов элементов, т.к. в схемах часто учитываются и сознательно используются те или иные особенности.

а) обычный (прямой) вход;
б) обычный (прямой) выход;
в) инверсный вход;
г) инверсный выход;
д) входы питания либо входы подключения кварцевых резонаторов.

Инверсные входы/выходы широко используются в более сложных схемах – мультиплексоры, дешифраторы и т.д. и т.п., а также в микропроцессорной технике.

Существует 3 типа логических выходов: обычный, с открытым коллектором и с Z состоянием.

 «Выход с открытым коллектором». Означает, что на выходном транзисторе отсутствует нагрузочный резистор в цепи коллектора – рис. 3-б. На рис. 3-а приведена примерная схема обычного выхода.

Иногда называют – выход с ОК.

Когда транзистор закрыт, на выходе лог. 1 (Uпит), в случае с ОК – обрыв.

Когда открыт, это лог. 0 – на выходе практически потенциал земли в обоих случаях.

Выход с ОК можно использовать для согласования узлов – получения на нём какого-то другого напряжения лог. 1. Например, +3.3в с целью согласования с соответствующими узлами. Более подробно мы рассмотрим это в части 5.

В последнее время применяются не биполярные транзисторы, а полевые, но суть и логика работы от этого совершенно не меняется. Единственное отличие в терминологии – здесь уже не ОК, а открытый сток (ОС).

Резистор между +Uпит и выходом называют подтягивающим (pull-up). Если резистор находится между землей и ногой элемента (применяется на входах для гарантированного получения лог. 0), то он называется притягивающим (pull-down).

«Третье состояние выхода», оно же «Z-состояние» выхода. Выход схемы с возможностью перехода в такое состояние называют «тристабильным выходом». Это понятие применяется только к выходам схем и под ним имеется в виду не какое-то напряжение на выходе элемента, как может показаться на первый взгляд. Это просто обрыв, т.е. в этом состоянии выход «висит в воздухе», он фактически отключен от схемы узла, к которому относится.

«Выход с повышенной нагрузочной способностью» имеет выходной транзистор повышенной мощности. По напряжению такой выход ничем не отличается от обычного, но способен выдерживать гораздо большие нагрузки. Часто всегда такие выходы являются ещё и с ОК.

Бит – неделимая единица информации. Может принимать значения 0 и 1. По сути можно сказать, что бит – один двоичный сигнал. Понятие бита применяется очень часто, особенно в вычислительной технике и в процессорах. Иногда бит называют разрядом. Т.е. выражения «8-битный» и «8-разрядный» - совершенно одно и то же.

Тетрада – единица информации, равная 4 битам.

Байт – единица информации, равная 8 битам.

Слово – 4 байта.

Двойное слово – 4 байта.

Нагрузочная способность – в общем понимании это ток, который может обеспечить тот или иной элемент схемы на своём выходе.

В ряде случаев, когда в схеме используются лог. элементы одного типа (например, только микросхемы 155 серии), возможна трансформация данного понятия в кол-во входов, которые можно одновременно подключить к выходу элемента.

КЛС или КС – комбинационная (логическая) схема. Это схема, состояние всех выходов которой в момент времени t зависит только от состояния её входов в тот же момент времени t. Т.е. никакой памятью и зависимостями входов от её же выходов такая схема не обладает. Состоит обычно из простых логических элементов, либо каких-то более сложных узлов на их основе.

Быстродействие КС – время, за которое изменение состояний входных сигналов отражается на состоянии выходных. Это время ещё называют временем срабатывания схемы. Оно обычно равно сумме времён срабатывания всех лог. элементов в самой длинной цепочке лог. элементов. Т.о. чем больше элементов участвует в выработке того или иного выходного сигнала схемы, тем меньше её быстродействие.

Триггер – КС, обладающая памятью. Иными словами, состояние выходов в момент времени t может зависеть от их же состояния в момент времени t-1. Такие КС всегда имеют обратные связи. Т.е. ряд её выходов подаются на её же входы.

Особенностью любых триггеров является то, что они способны хранить информацию только во включённом состоянии. При обесточивании схемы они «забывают» то, что в них было записано. Существуют разные типы триггеров, они рассмотрены ниже.

Все прочие узлы – мультиплексоры, демультиплексоры, дешифраторы, микросхемы памяти (в т.ч. простые регистры), счётчики и т.д. и т.п. – синтезируемые схемы, являются сочетаниями КС и триггеров.

Шина – набор однотипных (сходных) по функциональному назначению сигналов (проводников). Например, шина данных (ШД) – сигналы, по которым то или иное устройство получает данные. Часто используется понятие разрядность шины – кол-во одиночных сигналов в ней.

Временная диаграмма – график изменения сигналов на входах-выходах схемы с течением времени

Целью построения подобных диаграмм – иллюстрация работы какого-либо узла, либо микросхемы в целом. На одной диаграмме допускается совмещать сигналы с разных элементов схемы, разнородные сигналы и типы выводов. Т.е. можно рисовать и аналоговые и цифровые выводы, входы и выходы и т.д.

Способы передачи информации в цифровых схемах

Т.к. вся информация в цифровых схемах всегда представляется в виде двоичных сигналов, то встаёт вопрос – каким образом можно передать те или иные данные по каналам связи. Ведь даже двоичные данные можно передать по-разному. Рассмотрим основные способы представления и передачи двоичных данных.

1. Параллельный код. Это наиболее простой и очевидный способ. Все процессоры выдают данные в параллельном коде. Данные представляются в виде каких-то «элементарных» блоков (тетрада, байт, …) и эти блоки передаются по очереди и отдельно друг от друга. Все биты блока передаются одновременно, т.е. параллельно.

2. Последовательный код. Биты данных передаются последовательно по одному физическому проводу. Соответственно существует 2 подвида передачи – младшими битами вперёд и старшими вперёд.

Для передачи данных, кроме самих сигналов данных, часто нужно передавать ещё, как минимум 2 управляющих сигнала – строб (синхронизация) и подтверждение.

Стробом передатчик «говорит» приёмнику о наличии на шине новой порции данных, а подтверждение посылается приёмником для сообщения того, что он принял данные. В ряде случаев один из этих сигналов может отсутствовать, а также могут дополнительно посылаться какие-то доп. сигналы (готовность приёмника к приёму, направление передачи и пр.).

Как можно заметить, параллельный код наиболее скоростной – за каждый такт мы можем передать сразу несколько битов данных, в то время как в последовательном коде мы передаём только один бит за один такт. Однако, на практике, в реальных каналах связи в подавляющем большинстве случаев используется последовательное кодирование.

_________________________________________________________________________________

Основу цифровой техники составляют логические элементы.

К ним относятся элементы, в которых существует определенная логическая связь между входными и выходными сигналами, принимающими значения логических ноля или единицы.

Связь между сигналами определяется логической функцией.

Для ее описания используется математическая логика.

Для простоты анализа логических элементов и для уяснения их функциональных возможностей служат таблицы состояний входных и выходных величин — сигналов. По этим таблицам можно построить временны́е диаграммы работы логического элемента.

Мы уже изучили наиболее распространенные элементы: И, ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ, 2И-ИЛИ-НЕ, РАВНОЗНАЧНОСЬ, СУММАТОР ПО МОДУЛЮ 2.

Все эти цифровые логические элементы широко используются в автоматике, связи, компьютерной технике. Из них же построены современные микропроцессорные устройства, которые можно самостоятельно программировать для выполнения функций управления бытовыми приборами в «умных» домах, в технологических процессах в роботизированных конвейерных линиях, в радиосвязи и телекоммуникациях.

Классы цифровых (электронных) схем:

Электронные схемы цифровых устройств подразделяются на последовательностные и комбинационные.

1. Последовательностные схемы (логика "с памятью"): Выходные сигналы (выход) зависит и от текущих значений входных сигналов (входов), и от последовательности значений входных сигналов, поступивших на входы в предшествующие моменты времени (предыдущего состояния схемы). Поэтому говорят, что такие функциональные узлы «обладают памятью».

Ещё одно название последовательностных устройств – цифровые автоматы.

Цифровые автоматы это цифровые устройства, выходные сигналы которых зависят не только от текущих значений входных сигналов, но и от последовательности значений входных сигналов, поступивших на входы в предшествующие моменты времени.

- Ключевой элемент последовательностных устройств: Триггер.

Примеры: Регистры, счетчики, блоки памяти.

В последовательностных схемах значение сигнала на выходе схемы в какой-то момент времени зависит не только от сигналов, имеющихся на входе схемы в этот момент времени, но также и от предшествовавшей последовательности значений сигналов, которые были на ее входе ранее.

Другими словами, последовательностные схемы обладают памятью (memory) по отношению к событиям, происходившим ранее.

Именно поэтому их применение позволяет строить гораздо более сложные и интеллектуальные цифровые устройства, чем в случае простейших схем без памяти.

Однако такие последовательностные схемы, как триггеры, регистры и счетчики, сохраняют свою память до тех пор, пока на них подается напряжение питания.

То есть их память относится к типу оперативной памяти (в отличие от постоянной памяти и перепрограммируемой постоянной памяти, которым отключение питания не мешает сохранять информацию).

После выключения питания и его последующего включения триггеры, регистры и счетчики переходят в случайное состояние (состояние неопределенности), т.е. их выходные сигналы могут с равной вероятностью устанавливаться как в состояние логической единицы, так и в состояние логического нуля. Это обстоятельство необходимо учитывать при проектировании логических схем на триггерах, регистрах и счетчиках.

2. Комбинационные схемы (логика "без памяти"): Выход зависит только от текущей комбинации входных сигналов.

Примеры: Логические элементы (И, ИЛИ, НЕ), шифраторы, дешифраторы, мультиплексоры.

Комбинационные схемы выполняют более сложные функции, чем простые логические элементы. Их входы объединены в функциональные группы и не являются полностью взаимозаменяемыми.

Например, любые два входа логического элемента И-НЕ можно поменять местами, от этого выходной сигнал никак не изменится, а для комбинационных схем это невозможно, так как у каждого входа своя особая функция.

Объединяет комбинационные схемы с логическими элементами то, что и те, и другие не имеют внутренней памяти. То есть уровни их выходных сигналов всегда однозначно определяются текущими уровнями входных сигналов и никак не связаны с предыдущими значениями входных сигналов.

Любое изменение входных сигналов обязательно изменяет состояние выходных сигналов. Именно поэтому логические элементы иногда также называют комбинационными схемами в отличие от последовательностных микросхем, которые имеют внутреннюю память и управляются не уровнями входных сигналов, а их последовательностями.

КОНТРОЛЬНЫЕ ВОПРОСЫ

1. Что такое цифровое устройство?

2. Какие два уровня сигнала используются в цифровой технике?

3. Что такое «положительная логика» и чем она отличается от «отрицательной»?

4. Каковы основные выводы (ножки) любой цифровой микросхемы и каково их назначение?

5. Какими двумя основными способами чаще всего описывается способ преобразования сигналов в цифровой микросхеме?

6. Назовите три основные модели (уровня представления) цифровых устройств, которые использует разработчик.

7. В каких случаях для проектирования цифровой схемы достаточно простейшей логической модели?

8. Почему, по мнению автора, ни одна программа не может сравниться с человеком в проектировании по-настоящему эффективных схем?

9. Что такое «уровень сигнала» в цифровой схеме и относительно чего он обычно измеряется?

10. Что такое «порог срабатывания» цифровой схемы и как он связан с логическим нулём и единицей?

11. Что обозначает аббревиатура ТТЛ и каковы типичные уровни напряжения для логического 0 и 1 в этом стандарте?

12. Какие три основных типа логических выходов цифровых элементов существуют?

13. Что такое порог срабатывания цифровой схемы?

14. Как графически обозначается инверсный вход и инверсный выход на схемах?

15. Что такое «выход с открытым коллектором» (ОК). Для чего предназначен «выход с открытым коллектором» (ОК) и какой элемент схемы в нём отсутствует??

16. Для чего нужен подтягивающий (pull-up) резистор?

17. Что означает «Z-состояние» выхода?

18. Дайте определение бит, байт, тетрада и слово в цифровой технике.

19. Что такое нагрузочная способность цифрового элемента?

20. Что такое комбинационная схема (КС)?

21. Что такое быстродействие комбинационной схемы и от чего оно зависит?

22. Дайте определение триггера как цифрового устройств и чем его принцип работы принципиально отличается от комбинационной схемы?

23. Каковы два основных способа передачи данных в цифровых схемах и в чём их ключевое различие?

24. Назовите два основных класса цифровых схем.

ТРИГГЕРЫ

Триггер — это комбинационная логическая схема, состояние выходов которой зависит не только от входных сигналов, но и от её же собственных выходных.

Триггер — это логическая схема с положительной обратной связью, которая может находиться только в одном из двух устойчивых состояний, принимаемых за состояние логического нуля и логической единицы.

Состояние триггера в текущий момент зависит и от его состояния в предыдущий момент времени. Иными словами, триггер — это схема с запоминанием.

• Условные обозначения входов и выходов

В технике используется огромное количество цифровых устройств, некоторые особенности срабатывания которых можно узнать по их условному обозначению: буквам, символам во внутреннем поле и по изображению входов-выходов.

Входы электронных устройств могут быть активны или неактивны (пассивны).

Активизирует вход сигнал, пришедший на него. Устройство реагирует на активацию входа срабатыванием.

Если устройство не реагирует на входной сигнал, значит соответствующий вход неактивен (пассивен).

Если устройство реагирует на входной сигнал, значит соответствующий вход активен.

Входы устройств могут активироваться по-разному:

- уровнем логической 1; уровнем логического 0;

фр

фр

- перепадом напряжения из 0 в 1 - называемым положительным (передним) фронтом импульса 𝑡⁺ _фр,

- перепадом напряжения из 1 в 0 – отрицательным (задним) фронтом импульса 𝑡^– _фр.

Условные обозначения цифровых устройств содержат информацию о том, каким именно сигналом активизируется вход.

Обычно триггеры имеют несколько входов и 2 выхода – прямой и инверсный, т.е. всегда находятся с противофазе друг другу, напряжения на них всегда взаимно противоположны (0 и 1) ..

- Входы, активизируемые уровнем 1, называются прямыми

- Входы, активизируемые уровнем 0, называются инверсными и обозначаются кружком.

Входы, активизируемые положительным или отрицательным фронтами импульсов 𝑡⁺ _фр, 𝑡^– _фр , называются динамическими и обозначаются наклонными линиями.

Выходы также бывают прямыми и инверсными. Например, знак инверсии на выходе логического элемента указывает на то, что функция исполняется с инверсией.

Есть такие устройства, у которых все выходы - только инверсные, такое обозначение говорит о том, что после исполнения основной функции все выходные сигналы инвертируются

Иногда один из выходов отсутствует, но у одиночных триггеров это встречается достаточно редко. Набор входов разный у разных типов триггеров.

Выходы триггера обычно называют Q и ¬Q.

• Общие сведения о триггерах

Часто при построении цифровых схем возникает необходимость в устройстве, которое может хранить состояние, в которое оно было установлено ранее (0 или 1). Такие устройства называют триггерами

Триггер – элемент для хранения одного бита информации. Зная функцию, которую должен выполнять элемент, напишем словесный алгоритм схемы триггера.

Устройство должно “помнить” 0 или 1, причем это состояние можно прочитать.

Значит, должен быть один выход Q (его состояние и есть хранимый бит) и второй выход   для обратного значения хранимого бита (часто необходим, вспомните “обратный код числа”).

Устройство должно допускать переключение в другое состояние, с другим значением на выходе, т.е. должен быть вход.

Удобно, если у него два входа: один для записи единицы S, другой R – для записи нуля.

Если на входах нет сигналов, т.е. нули, состояние выхода должно сохраняться.

Как? Для сохранности установленной информации необходима “петля” (от выхода Q на вход подавать обратно хранящиеся значение Q_стар.), т.е. состояние на выходе Q зависит от предыдущего его состояния Q_стар. Процесс хранения появляется потому, что сначала элемент создает сигнал на выходе, и лишь, затем этот сигнал попадает на вход.

Переключение на хранение другой информации происходит при подаче короткого сигнала, после чего на входах опять остаются нули. Итак, основное состояние триггера – нули на входах.

Построим таблицу истинности элемента по словесному алгоритму

В общем случае триггер имеет несколько входов и обязательно два выхода – прямой Q и инверсный 𝑸̅, напряжения на которых взаимно противоположны.

Хранению предшествует установка триггера в состояние 0 или Воздействуя на входы триггера, его устанавливают в требуемое состояние, а затем другим воздействием – обеспечивают хранение установленного состояния сколь угодно долго.

Состояние, в которое установлен триггер, определяется напряжением на выходе 𝑄:

• триггер установлен в 1, если напряжение на выходе Q =1;

• триггер установлен в 0 (сброшен), если на выходе Q =0.

На схемах триггеры обозначаются буквой Т, расположенной в основном поле условного обозначения.

Так как триггер может устанавливаться и хранить состояние, то его можно определить, как устройство записи и хранения информации объемом в один бит: «установили в состояние и сохранили» - означает, что просто записали 1 бит информации.

Все входы триггера условно делят на два класса: информационные и вспомогательные.

Активизацией информационных входов, которые есть у всех триггеров, обеспечивают основные режимы работы триггера - установку в 1, сброс в 0 и хранение.

Активизацией вспомогательных входов (есть не у всех триггеров) – обеспечивают дополнительные функции – предварительную установку триггера в заданное состояние, синхронизацию и др.

В зависимости от реакции на входные сигналы, по способу записи информации различают триггеры асинхронные и синхронные.

Асинхронные триггеры имеют только информационные входы

Синхронные, помимо информационных, обязательно имеют вход синхронизации С (или синхровход)(рис.1.4, а;б).

Асинхронные триггеры срабатывают непосредственно в момент прихода входных сигналов, т.е. как только изменятся входные сигналы – триггер срабатывает.

Асинхронные - в них состояние на выходе изменяется сразу же по— сле изменения сигнала на информационных входах;

Асинхронные триггеры имеют только информационные (логические) входы. Они срабатывают непосредственно за изменением сигналов на входах (не считая времени задержки в элементах, образующих триггер). Основной недостаток асинхронных триггеров – незащищенность перед состязанием сигналов (гонок), которые могут оказаться причиной ложных срабатываний триггеров.

Синхронные триггеры срабатывают только при активизации входа синхронизации (синхровхода) 𝑪. В остальное время – хранят состояние. Пока синхровход не будет активизирован – триггер не сработает!

Синхронные - для передачи сигнала с информационных входов на выходы требуется специальный синхронизирующий импульс -

- со статииеским управлением;

- с динамическим управлением - передача сигнала с информационных входов на выходы осуществляется по положительному или отрицательному фронту синхроимпульса.

Синхронные триггеры реагируют на свои информационные входы только при наличии специального разрешающего сигнала, называемого синхросигналом. Если синхросигнал неактивен, то изменения состояний информационных входов не приводят к изменению состояния триггера.

Синхронные триггеры по сравнению с асинхронными обладают более высокой помехоустойчивостью и используются в цифровой технике, связанной с обработкой и преобразованием информации.

Такие триггеры, в свою очередь можно разделить ещё на 4 группы по активному состоянию синхровхода – запись информации в триггер может осуществляться при лог. 0/1 на синхровходе (срабатывание по уровню), либо при нарастающем/спадающем фронтах (срабатывание по фронту) этого сигнала. Часто говорят проще – по фронту или по спаду сигнала.

Триггеры со срабатыванием по уровню также иногда называют прозрачными (т.к. при активном уровне синхросигнала они превращаются в повторитель), а триггеры, срабатывающие по фронту – динамическими.

Способы управления синхронными триггерами

Различают 2 способа активизации входа С – уровнем напряжения и фронтом. Исходя из этого, синхронные триггеры делятся на триггеры:

• Статические или со статическим управлением – реагирующие на уровень напряжения на входе 𝐶 (рис.1.5, а);

• Динамические или с динамическим управлением – реагирующие на перепад напряжения (фронт) на входе 𝐶 (рис.1.5, б;в).

Статические триггеры могут изменять свое состояние в соответствии с сигналами на информационных входах в течение всего времени, пока на входе С присутствует логическая 1. Если же вход С не активен - триггер хранит состояние.

Триггер со статическим управлением срабатывает в момент, когда входной сигнал достигает порогового уровня (Uпор). Особенностью триггеров со статическим управлением является то, что в течение времени t и при наличии тактового импульса смена сигналов на информационных входах вызывает новые срабатывания. От этого свободны триггеры с динамическим и двухступенчатым управлением.

Динамические триггеры изменяют свое состояние только в момент положительного t+фр или отрицательного t-фр фронта на входе С в соответствии с сигналами на информационных входах. Триггеры с динамическим управлением реагируют на перепад входного напряжения.

Остальное время (между фронтами) – триггеры хранят состояние.

Каким именно фронтом активизируется вход С – определяют по условному обозначению (рис.1.5).

Разновидностей триггеров много. Название триггера определяется названием его входов, которые обозначаются латинскими буквами. Например, RS-триггер, JK–триггер (универсальный), D-триггер, Т-триггер.

Режим срабатывания триггера - установка 1, сброс в 0, хранение - зависит от того, какой именно вход триггера активизирован.

Функциональное назначение входов триггеров

Входные сигналы в зависимости от выполняемой роли подразделяются на три категории:

- информационные (логические),

- подготовительные (разрешающие)

- исполнительные (командные).

Сигналы на информационных входах определяют информацию, которая будет записана в триггер.

Роль подготовительных и исполнительных сигналов – вспомогательная. С помощью подготовительных сигналов можно в нужный момент прервать действие триггера, сохранив информацию.

Исполнительные (синхронизирующие или тактовые) сигналы определяют момент приема входной информации триггером.

Входы триггера обозначаются буквами латинского алфавита.

Функциональное назначение входов триггеров приведено в таблице.

Неполный перечень названий входов и «реакция» триггера на их активизацию приведен ниже:

S (от англ. set - установить) – единичный вход (вход установки в 1) – его активизация вызывает установку триггера в 1;

R (от анл. reset - сбросить) – нулевой вход (вход установки в 0) – его активизация вызывает сброс триггера;

J (от англ. jump - прыгнуть) – единичный вход универсального триггера (вход установки в 1) – его активизация вызывает установку триггера в 1;

K (от англ. kill - отключить) – нулевой вход универсального триггера (вход установки в 0) – его активизация вызывает сброс триггера;

Т (от англ. toggles – переключить) – счетный вход – каждая активизация этого входа вызывает изменение состояния триггера на противоположное тому, в котором он находился;

D (от англ. delay - задержать) – вход установки триггера в состояние, соответствующее логическому напряжению на этом входе – сигнал, пришедший на вход, появляется на выходе;

С (от англ. sync - синхронизировать) – вход синхронизации – его активизация обеспечивает срабатывание синхронного триггера.

1. RS-ТРИГГЕРЫ

Разновидностей 𝑅𝑆-триггеров много. Их классификация соответствует общей классификации триггеров

Все множество 𝑅𝑆-триггеров можно разбить на 2 класса: асинхронные и синхронные.

Асинхронные 𝑅𝑆-триггеры бывают двух видов:

• с прямыми входами;

• с инверсными входами.

Синхронные 𝑅𝑆-триггеры делятся на триггеры:

• статические (или со статическим управлением);

• динамические (или с динамическим управлением);

• двухступенчатые.

Название 𝑅𝑆-триггера происходит от английских слов set – reset – установить – сбросить. Исходя из слов set-reset, нетрудно догадаться, что триггер можно просто установить в 1 или сбросить в 0 и выполнить основную функцию триггера - сохранить состояние.

1.1. Асинхронный RS-триггер с прямыми входами «ИЛИ-НЕ»,

Асинхронный RS-триггер имеет два информационных входа:

– R – вход сброса (Reset)

- S – вход установки (Set). (рис.1.5).

Вход S – единичный, его активизация устанавливает триггер в 1.

Вход R – нулевой, его активизация сбрасывает триггер в 0.

RS-триггер, реализованный на элементах «ИЛИ-НЕ», имеет прямые входы.

Обратите внимание, название входов единичный и нулевой – неслучайно: единичный вход активизируется – триггер в единицу, нулевой вход активизируется – триггер в ноль!

Работа триггеров обычно описывается таблицей состояний, в которой приводятся все возможные комбинации входных сигналов и реакция на них устройства (см. рис.1.5).

Запись вида Q^t=𝑄^𝑡−1 означает, что напряжение на выходе в настоящий момент времени t равно тому состоянию на выходе, которое было в предыдущий момент времени (t-1), в этом, собственно, и состоит хранение предыдущего состояния.

Симметричный триггер представляет собой симметричную структуру из двух ЛЭ, охваченных перекрестной обратной связью. Триггер обладает двумя устойчивыми состояниями, которые обеспечиваются за счет связи выхода каждого элемента с одним из входов другого.

Смена состояний триггера производится внешними сигналами.

Начало переключения происходит с приходом положительного перепада напряжения на вход закрытого элемента. Вход, по которому триггер устанавливается в единичное состояние (Q = 1), называют входом S, а в нулевое (Q = 0) – входом R.

Триггер, который переключается сигналами логической единицы, называют триггером с прямым управлением.

Первая комбинация. Если сигналы на обоих информационных входах Sⁿ = R ⁿ = 0, то сигналы на выходе могут быть Qⁿ⁺¹ = 1 или Q^{n+ 1} = 0, , поскольку логический 0 не является решающим для элемента ИЛИ-НЕ. Оба состояния триггера устойчивы. Комбинацию входных сигналов Sⁿ = Rⁿ = 0 называют режимом хранения ранее записанной информации.

Если на один из входов подать единичный сигнал, то триггер примет состояние, которое однозначно определяется входной информацией.

Можно допустить, что ранее триггер был установлен: то есть Q = l и Q — 0. Тогда решающий сигнал Q = 1 будет через положительную обратную связь подан на DD2 и состояние Q — 0 будет подтверждено. На вхо- ды DD1 будет подано сочетание сигналов R — 0 и Q — 0, поэтому состояние прямого выхода триггера Q — 1 будет подтверждено. Если же триггер был сброшен, то есть было Q — 0 и Q — 1, тогда решающий сигнал Q — 1 будет через положительную обратную связь подан на DD1 и состояние Q — 0 будет подтверждено. На входы DD2 будет подано сочетание сигналов N = 0 и Q — 0. Таким образом, триггер хранит ранее записанную информацию.

Вторая комбинация: R — 1, S — 0. Решающий для ИЛИ-НЕ сигнал R — 1 переключит выход Q в нулевое состояние, а сочетание 5 — 0 и Q — 0 обеспечит переключение инверсного выхода в состояние Q — 1. Триггер сброшен, то есть пришел в устойчивое нулевое состояние.

Третья комбинация: S = 1, R — 0. Сигнал S — 1 является для логического элемента ИЛИ-НЕ решающим, он переключит элемент DD2 в логический 0, поэтому Q — 0. Комбинация R — 0 и Q — 0 переключит верхний элемент ИЛИ-НЕ в 1: Q — 1. Таким образом происходит установка триггера — его переключение в устойчивое единичное состояние.

Четвертая комбинация. Если на информационные входы поданы переключающие сигналы
Sⁿ = Rⁿ = 1, то на выходах Qⁿ⁺¹ и Qⁿ⁺¹ появятся логические нули, и устройство утратит свойство триггера. Поэтому комбинацию называют неопределенной (н/о).

На входы обоих логических элементов ИЛИ-НЕ поданы решающие сигналы логической единицы, поэтому на выходах обоих элементов будут логические нули, то есть Q — 0 и Q — 0. Если теперь одновременно по- дать 5 = Л = 0, то за счет положительных обратных связей на оба логических

элемента будут поданы 0, поэтому на выходах ИЛИ-НЕ установятся две решающие логические единицы, которые будут стремиться перевести выход другого ИЛИ-НЕ в логический 0. Кто победит в этом «поединке», зависит от того, в ка- ком из элементов ИЛИ—НЕ переходный процесс закончится раньше. Можно до— пустить, что в элементе DD1 процесс завершится раньше, тогда Q — 0 подается

на вход DD2 и приводит к переключению Q — 1. Таким образом, происходит сброс триггера. Если же процесс завершится раньше в DD2, тогда Q — 0 пода- ется на вход DD1 и приводит к переключению Q — 1. Происходит установка триггера. Для пользователя ситуация оказывается непредсказуемой, поскольку определяется разбросом параметров транзисторов, на базе которых выполнены логические элементы, входящие в триггер. В этой связи комбинация Л — S — 1 приводит к недопустимому неустойчивому состоянию триггера. Она может применяться только при строгой очередности снятия сигналов Л и 5.

Временные диаграммы, иллюстрирующие действие триггера, показаны на рисунке 3.2, а. Передаточная характеристика триггера изображена на рисунке 3.2, б. Различие в пороговых уровнях входных сигналов (U_П0, U_П1), при которых происходят переключения, называют гистерезисом. Ширина области гистерезиса характеризует чувствительность триггера к переключающим сигналам. При U_П0 = U_П1 триггер теряет свои свойства и обращается в двухкаскадный усилитель-ограничитель с обратной связью

Особенности реагирования 𝑅𝑆-триггера на активизацию входов 𝑺 и 𝑹, приведенные в рамке, справедливы для всех разновидностей 𝑹𝑺-триггеров, которые будут рассмотрены позднее.

Опишем временную диаграмму работы триггера (см. рис.1.5):

^{в промежуток времени 0 - t}1 ^{– активен единичный вход 𝑺: на выходе} 1;

^t1 ^{- t}2 ^{– неактивны оба входа: хранение состояния, установленного} ранее, - на выходе 1;

^t2 ^{- t}3 ^{– активен нулевой вход 𝑹: на выходе 0;}

^t3 ^{- t}4 ^{- неактивны оба входа: хранение состояния, установленного} ранее, - на выходе 0;

^t4 ^{- t}5 ^{– активен единичный вход 𝑺: на выходе 1;}

^t5 ^{- ∞ - неактивны оба входа: хранение состояния, установленного} ранее, - на выходе 1.

Внутреннее устройство RS-триггера представлено на рис. 1.6. Понять работу триггера при сочетании сигналов 𝑆𝑅 = 10 или 𝑆𝑅 = 01 можно самостоятельно (логика работы элемента ИЛИ-НЕ известна).

Рассмотрим только режим хранения - как триггер сохраняет установленное ранее состояние при сигналах SR=00.

Допустим, до прихода на входы сигналов SR=00 триггер был установлен в 1, т.е. 𝑄=1, 𝑄^ത =0 (рис.1.6). После поступления на оба входа триггера логических нулей напряжения на выходах логических элементов ИЛИ-НЕ зависят от того, какие сигналы пришли на их вторые входы. Поэтому если на выходе Q в предыдущем такте была установлена 1 и соответственно на 𝑄^ത - 0, то логическое сложение пришедших сигналов 𝑆𝑅 = 00 с сигналами Q и 𝑸̅ ничего не изменит, а просто подтвердит предыдущее состояние. Получается, что было на выходах 𝑸 и 𝑸̅, то и останется, а значит, сохранится.

Если подать на оба входа логические 1, то на обоих выходах установятся одинаковые значения, а это противоречит логике триггера: на его выходах Q ^и 𝑸̅ должны быть взаимно противоположные значения, поэтому комбинация 𝑆𝑅=11 запрещена.

1.2 Асинхронный 𝑹𝑺-триггер с инверсными входами «И-НЕ»

Иногда при разработке схем требуется использовать триггер, срабатывающий не от логической 1, а от логического 0. Таким устройством является RS-триггер с инверсными входами

Логическая структура и условное изображение RS - триггера приведены на рисунке Схема триггера не отличается от триггера на элементах ИЛИ- НЕ, но имеет иной закон функционирования. Этот вариант триггера называют RS-триггером с инверсными входами (RS-триггер).

На условных графических обозначениях такие триггеры изображают в отрицательной логике.

RS-триггер, реализованный на элементах на элементах «И-НЕ» – имеет инверсные входы.

Особенность работы этого триггера состоит в том, что его входы активизируются логическими нулями! На это указывает обозначение входов на условном изображении в виде инверсии. Названия входов на временной диаграмме пишутся с инверсией: 𝑺̅ и 𝑹̅ .

Анализ работы

Рассмотрим логическую схему RS-триггера на базисе И-НЕ.

Схема: Триггер состоит из двух логических элементов "И-НЕ", выход каждого из которых подключен ко входу другого.

• Вход S (Set) - установка в 1.

• Вход R (Reset) - установка в 0.

• Выход Q - прямой выход.

• Выход !Q (не Q) - инверсный выход.

1. R=0, S=0 (Запрещенная комбинация)

Пояснение: Оба входных сигнала являются активными (т.к. активный уровень - 0). Это означает, что оба элемента "И-НЕ" пытаются выполнить свою работу одновременно: R=0 пытается установить Q=0, а S=0 пытается установить Q=1.

Результат: На выходах обоих элементов "И-НЕ" устанавливается логическая 1 (поскольку если на одном из входов элемента "И-НЕ" ноль, его выход всегда единица). Мы получаем состояние Q=1 и !Q=1. Это нарушает основной принцип работы триггера, согласно которому выходы должны быть инверсны друг другу.

Что происходит при уходе с этой комбинации? Если после этого мы переведем оба входа в 1, предсказать, в каком состоянии останется триггер, невозможно. Его состояние будет зависеть от паразитных емкостей и задержек распространения сигнала в элементах. Поэтому эта комбинация запрещена к использованию.

2. R=0, S=1 (Режим установки нуля / Сброс)

Пояснение: Вход R=0 является активным. Вход S=1 - пассивен.

Работа схемы:

1. Элемент "И-НЕ", на входы которого поданы R=0 и Q (который мог быть любым), на своем выходе формирует 1 (по правилу И-НЕ: 0 & X = 1).

2. Эта 1 с выхода первого элемента подается на вход второго элемента, у которого на другом входе уже S=1.

3. Второй элемент "И-НЕ" видит на своих входах (1, 1), следовательно, его выход будет 0.

4. Этот 0 возвращается на вход первого элемента, фиксируя состояние.

Результат: Независимо от предыдущего состояния Q(t), новое состояние всегда

будет Q(t+1)=0. Триггер "сброшен".

3. R=1, S=0 (Режим установки единицы / Установка)

Пояснение: Вход S=0 является активным. Вход R=1 - пассивен.

Работа схемы:

1. Элемент "И-НЕ", на входы которого поданы S=0 и !Q (который мог быть любым), на своем выходе формирует 1.

2. Эта 1 с выхода второго элемента подается на вход первого элемента, у которого на другом входе уже R=1.

3. Первый элемент "И-НЕ" видит на своих входах (1, 1), следовательно, его выход будет 0.

4. Этот 0 возвращается на вход второго элемента, фиксируя состояние.

Результат: Независимо от предыдущего состояния Q(t), новое состояние всегда будет Q(t+1)=1. Триггер "установлен".

4. R=1, S=1 (Режим хранения информации)

Пояснение: Оба входных сигнала являются пассивными (т.к. активный уровень - 0). Схема находится в режиме хранения.

Работа схемы: Выходы элементов "И-НЕ" определяются их взаимными обратными связями. Схема сохраняет предыдущее состояние.

Результат: Q(t+1) = Q(t). Триггер "запоминает" свое состояние.

Логика работы 𝑹𝑺-триггера с инверсными входами – та же, что и логика работы 𝑅𝑆-триггера с прямыми входами, только входы активизируются логическими нулями:

если активен единичный вход – на выходе единица: 𝑄=1;

если активен нулевой вход – на выходе 0: 𝑄=0;

если неактивны оба входа – хранение: 𝑄^𝑡=𝑄^𝑡−1; если активны оба входа – запрещенная комбинация.

Временная диаграмма (см. рис.3.9) составлена следующим образом.

В промежуток времени:

Триггер построен на двух логических элементах И-НЕ (см. рис.1.9). Потому при активном единичном входе – на выходе 1, а при активном нулевом входе – на выходе 0. Комбинацию .

- оба входа неактивны - соответствует хранению - рассмотрите самостоятельно. Состояние входов – запрещено – нетрудно понять по схеме (см. рис.1.9).

1.3. Синхронный RS-триггер со статическим управлением

Синхронный RЅ-триггер строится на базе асинхронного, где вводится сигнал синхронизации С.

Синхронные триггеры срабатывают при активизации входа 𝑪, остальное время хранят состояние.

На DDl и DD2 одновременно поступает синхросигнал С (рис. 1.3, а). При неактивном уровне С = 0 на выходах DDI и DD2 будет логическая 1. Она не является решающей для функции И-НЕ, поэтому внутренний триггер на DD3 и DD4 будет хранить записанную ранее информацию. Таким образом, триггер не реагирует на изменения входных сигналов при С — 0. Если же синхросигнал становится активным {С — l), то схема пропускает все переключения входных сигналов R и N (табл. 1.3). Поскольку входные ключи производят инверсию входных сигналов R и S, активным их уровнем будет логическая 1.

Синхронный статический 𝑅𝑆-триггер (или триггер со статическим управлением) работает по тем же правилам, что и асинхронный 𝑅𝑆-триггер, при активном входе 𝑪, а при неактивном входе 𝑪 – хранит установленное состояние (рис.1.10).

Статическое управление, напомним, означает активизацию входа 𝑪 уровнем напряжения, а не фронтом.

Изменение состояний триггера возможно в течение всего времени, пока на входе 𝑪 сохраняется уровень логической 1 (см. график на рис. 1.11, а): триггер работает как асинхронный при 𝑪 =1.

фр

Если же длительность импульсов на входе 𝑪 мала (рис.1.11, б), то триггер срабатывает с приходом каждого импульса на вход 𝑪. Практически получается, что триггер срабатывает по положительному фронту (𝑡⁺ ) ( см. рис. 1.11, б)². Такие триггеры называются одноступенчатыми или однотактными.

Рассмотрим временную диаграмму напряжений на выходе синхронного 𝑅𝑆-триггера со статическим управлением (см. рис.1.11,а): триггер реагирует на изменения сигналов на входах 𝑺 и 𝑹, происходящие только во время действия сигнала 𝑪, т.е. пока 𝐶 =1. Такой режим работы статического триггера почти не используется.

Рассмотрим теперь другую временную диаграмму напряжений на выходе того же синхронного статического 𝑅𝑆-триггера, но при малой длительности импульсов на входе 𝑪 (см. рис.1.11, б)³.

Логическая 1 на входе 𝑪 присутствует, начиная с моментов ^{времени t}1^{, t}2^{, t}3 ^{, t}4 ^t5^{, t}6 ^{, t}7, ^{и длится недолго – в течение короткого} времени Δt. Поэтому триггер реагирует на изменения сигналов на входах 𝑺 и 𝑹 только в промежуток времени Δt, а остальное время до прихода следующего импульса – хранит состояние.

^{Опишем работу триггера в промежуток времени 0- t}5^:

^0-t1 ^{– синхровход 𝑪 не активен: триггер хранит предыдущее} состояние, но не известно, какое именно, поэтому предположим, что 0;

^t1 ^{- t}2 ^{– в течение промежутка времени Δt на входе 𝑪 логическая 1, в} это же время активен единичный вход S: значит триггер устанавливается в 1. По окончании Δt вход 𝑪 перестает быть ^{активным: триггер переходит в режим хранения 1 до момента t}2^;

^t2 ^{- t}3 ^{- в течение Δt на входе 𝑪 логическая 1 – вход активен, но в это} же время на обоих входах S и R нули, поэтому триггер хранит предыдущее состояние – 1 в течение короткого Δt, по окончании Δt вход 𝑪 становится неактивен, поэтому триггер продолжает ^{хранение 1 до момента t}3^;

^t3 ^{– t}4 ^{– рассуждения аналогичны промежутку t}2 ^{- t}3 ^;

^t4 ^{– t}5 ^{- в момент t}4 ^{опять активизируется вход 𝑪 на время Δt, в это} время активен нулевой вход R: триггер сбрасывается в 0 и до ^{момента t}5 ^{хранит сброшенное состояние и т.д.}

На двух однотактных 𝑅𝑆-триггерах может быть построен двухтактный (двухступенчатый) 𝑅𝑆-триггер: первый триггер T1– ведущий, второй T2 – едомый (рис.1.12, а;б).

Ведущий триггер срабатывает пока на входе 𝑪 логическая 1. При перепаде сигнала 𝑪 из 1 в 0 ведущий триггер Т1 перестает реагировать на изменения сигналов на его входах 𝑺 и 𝑹. А у ведомого триггера Т2, наоборот, вход 𝑪 становится активным, ведь на нем – логическая 1, и триггер срабатывает. Получается, что при С=0 состояние первого триггера переписывается во второй.

Таким образом, сигнал на выходе двухступенчатого триггера появится только при отрицательном фронте импульса на входе 𝑪, в остальных случаях триггер хранит состояние. В условном обозначении двухтактного триггера используются две буквы – ТТ.

Изучить временную диаграмму работы двухтактного 𝑅𝑆- триггера предлагается самостоятельно, учитывая, что до прихода импульса 𝑪 триггер хранил логический 0 (рис.1.12, в).

Ещё одна функциональная схема синхронного Л5-триггера показана на рисунке.

Она построена на базе асинхронного ЛN-триггера в базисе ИЛИ-НЕ.

а

Рис. Синхронный RЅ-триггер: а — функциональная схема; б — УГО

фр

фр

1.4. Синхронный RS-триггер с динамическим управлением

Напомним, синхронные триггеры с динамическим управлением срабатывают только в момент фронта (положительного или отрицательного) на синхровходе 𝑪, остальное время хранят состояние.

Передний (положительный) фронт сигнала — изменение его с уровня логического нуля на уровень логической единицы (обозначается 0/1).

Задний (отрицательный) фронт сигнала — изменение его с уровня ло- гической единицы на уровень логического нуля (обозначается 1/0).

фр

фр

Синхронный RS-триггер с динамическим управлением срабатывает при активизации входа 𝑪 положительным (𝑡⁺ ) или отрицательным (𝑡⁻ фр) фронтом как обычный асинхронный RS-триггер.

При неактивном входе 𝑪 – хранит состояние. Получается, что триггер срабатывает от фронта к фронту, а между фронтами – хранит состояние.

Условное обозначение, таблица состояний и временная

диаграмма работы триггера, срабатывающего по отрицательному фронту, представлены на рис. 1.13.

В некоторых источниках в условных обозначениях таких триггеров для обозначения динамического вида входа помимо символов, рассмотренных ранее, в виде наклонных прямых

используются символы в виде треугольников .

Такой триггер обозначается одной буквой Т внутри основного поля. Из временной диаграммы видно, что триггер срабатывает как обычный 𝑅𝑆-триггер при отрицательном фронте на 𝑪, в остальных случаях – хранит состояние. Работа рассмотренного триггера (см. рис.1.13) схожа с работой двухтактного триггера, так как именно отрицательный фронт на входе С из 1 в 0 вызывает срабатывание триггера.

Нужно заметить, что входы S и R присутствуют не только в RS-

триггерах, но и в других типах триггеров, где эти входы являются вспомогательными и предназначены, в основном, для асинхронного принудительного сброса в 0 или принудительной установки в 1.

По положительному фронту синхросигнала

На рис. 1.5 представлена функциональная схема синхронного RЅ- триггера с динамическим управлением по положительному фронту. По сравнению со схемой, представленной на рис. 1.3, а, здесь введены элемен- ты И-НЕ DDl и DD2 и дополнительные обратные связи. Совокупность всех рабочих состояний триггера сведена в табл. 1.4. Подача одинаковых сигналов на информационные входы недопустима.

Далее будет рассмотрен пример последовательного изменения состояний данной схемы. Начальное состояние триггера в данном примере нулевое ^{(Q — о})

Сначала подается С = 0 (момент времени t = 0 на временной диаграмме,

представленной на рис. 1.6). При С — 0 на выходах элементов DD3, DD4 будут сигналы логической 1, что соответствует режиму хранения информации, записанной ранее на DD5 и DD6. Состояние на выходе триггера не изменяется. По обратным связям логические 1 с выходов DD3 и DD4 подаются на входы DDl и DD2. Подача сигналов Л и N не влияет на состояние триггера. Рассмотренное состояние соответствует промежутку [0...ti] на временной диаграмме, представленной на рис. 1.6.

Далее, в момент времени t1, при уже поданных R = 1 и S = 0 требуется переключить синхросигнал в единичное состояние, т.е. подать положительный фронт: С — 0/1. Теперь состояние элементов DD3 и DD4 будет зависеть от информационных входов. На выходе DD3 появится логический 0, который пере ключит триггер в состояние Q — 1 (рис. 1.6).

Далее, в момент времени t2, при сохранении С = 1 изменяется состояние информационных входов на противоположное: R = 0 и S — 1. Состояние эле- ментов DD3 - DD6 при этом не изменяется.

Для переключения триггера необходим положительный фронт С — 0/1.

Для этого сначала подается С — 0 (момент времени _гз) и переводится схема в режим хранения информации. А затем при С — l (момент времени _r4) происхо- дит переключение триггера в состояние Q — 0.

На УГО динамическое управление по переднему фронту отображается в виде треугольника, направленного вершиной вправо (рис. 1.5, d).

Рис.1.б. Временная диаграмма работы триггера для рассмотренного примера последовательности переключений

По отрицательному (заднему) фронту синхросигнала

На рис. 1.7 представлена функциональная схема синхронного RЅ- триггера в базисе ИЛИ-НЕ с управлением по отрицательному (заднему) фрон- ту. Данный тип динамического управления отображается на УГО треугольни- ком с вершиной, направленной влево (рис. 1.7, 6). Таблица 1.5 содержит пере- чень всех рабочих состояний данного триггера.

Недостатком рассмотренных схем всех типов синхронных ЛЅ-триггеров остается наличие недопустимой комбинации на входе, при которой получается неустойчивое состояние схемы.

Асинхронный RS - триггер 564ТР2

Микросхема 564ТР2 (КМОП) содержит четыре независимых RS-триггера. Особенностью схемы является наличие третьего состояния, при котором выходы триггеров отключаются от выводов микросхемы. Условное изображение микросхемы 564ТР2 изображено на рисунке 3.4, а в таблице 3.5 приведен закон функционирования триггера.

В таблице 3.5 X – любое, а Z – высокоимпедансное состояние. Вход V – разрешающий.

Т а б л и ц а 3.5

Sin	Rin	V	Qin+1
0	0	1	Qn
0	1	1	0
1	X	1	1
X	X	0	Z

Рис. 3.4

Синхронный RS – триггер

На рисунке 3.5 показана логическая структура синхронного триггера со статическим управлением, а в таблице 3.6 приведен закон его функционирования. Время задержки переключения триггера складывается из задержки распространения сигнала во входном элементе DD1 или DD2 и задержки переключения собственно триггера (элементы DD3 и DD4):

^tзп ^{= t}зд.р.ср. ^{+ 2t}зд.р.ср. ^{= 3t}зд.р.ср.

Минимальная длительность тактового импульса _и  2t_{зд.р.ср.} Разрешающее время t_p = 2t_зд.р.ср.

Разрешающая частота f = 1/t_p.

Т а б л и ц а 3.6

С	Rn	Sn	Qn+1
0	0	0	Qn Qn Qn Qn Qn 0 1 н/о
0	1	0
0	0	1
0	1	1
1	0	0
1	1	0
1	0	1
1	1	1

КОНТРОЛЬНЫЕ ВОПРОСЫ К ЛЕКЦИИ

1. Дайте определение триггера как цифрового устройства.

2. Чем принцип работы триггера принципиально отличается от комбинационной схемы (КС)?

3. Почему триггер относится к последовательностным схемам?

4. Что такое "память" триггера и почему она является оперативной (volatile)?

5. Что происходит с информацией в триггере при отключении питания?

6. На какие два основных класса делятся триггеры по способу записи информации?

7. Что такое "петля обратной связи" в триггере и какую функцию она выполняет?

8. Объясните, почему триггеру для хранения состояния необходима обратная связь.

9. Какие входы триггера называются информационными, а какие — вспомогательными?

10. Как обозначается триггер на принципиальных схемах (какая буква используется в основном поле)?

11. Что означает фраза "цифровая схема оперирует двоичными сигналами"?

12. Чем "положительная логика" отличается от "отрицательной"? Приведите пример практического использования отрицательной логики.

13. В чем ключевое различие между комбинационными и последовательностными схемами с точки зрения памяти?

14. Почему при обесточивании триггеры и регистры теряют информацию, а микросхемы ПЗУ — нет?

15. Что такое "паразитное состояние" в цифровых схемах и как с ним борются?

1. Назовите и охарактеризуйте два основных выхода триггера. Какое соотношение между сигналами на этих выходах?

2. Объясните, как наличие двух выходов (прямого и инверсного) связано с принципом работы триггера и его устойчивостью.

3. В чем ключевое различие между асинхронными и синхронными триггерами по моменту срабатывания?

4. Что такое вход синхронизации (C, синхровход) и какова его роль?

5. Какой сигнал определяет момент срабатывания синхронного триггера?

6. На какие две группы делятся синхронные триггеры по способу активизации входа C?

7. Чем «статическое управление» триггером отличается от «динамического»?

8. Дайте характеристику триггерам со статическим управлением. В какой момент они срабатывают?

9. Дайте характеристику триггерам с динамическим управлением. В какой момент они срабатывают?

10. Что такое "положительный фронт" и "отрицательный фронт" сигнала?

11. Как на условных обозначениях изображаются динамические входы?

12. Что такое "однотактный" (одноступенчатый) триггер?

13. Опишите структуру и принцип работы двухступенчатого триггера (MS-структура).

14. В чем главный недостаток асинхронных триггеров, связанный с «гонками» сигналов?

15. Чем принципиально отличается реакция на входные сигналы у синхронного триггера по сравнению с асинхронным?

1. Каково функциональное назначение входов S и R у RS-триггера?

2. Какой вход у RS-триггера отвечает за установку единицы (Set), а какой — за сброс в ноль (Reset)?

3. Из каких логических элементов строится асинхронный RS-триггер с прямыми входами?

4. Из каких логических элементов строится асинхронный RS-триггер с инверсными входами?

5. Какой активный уровень сигнала на входах у RS-триггера на элементах ИЛИ-НЕ?

6. Какой активный уровень сигнала на входах у RS-триггера на элементах И-НЕ?

7. Объясните, чем отличается «активный уровень» сигнала для RS-триггера на элементах И-НЕ и на элементах ИЛИ-НЕ.

8. Какая комбинация входных сигналов является запрещенной для RS-триггера и почему?

9. Как называется комбинация входных сигналов, которая является запрещенной для асинхронного RS-триггера на элементах И-НЕ?

10. Почему комбинация S=1, R=1 является запрещенной для RS-триггера на элементах И-НЕ? Опишите, что происходит в схеме после снятия этой комбинации.

11. Проанализируйте, почему после снятия запрещенной комбинации состояние триггера становится непредсказуемым.

12. Что произойдет с выходом RS-триггера на элементах И-НЕ, если на его входы подать S=0, R=0?

13. Что произойдет с выходом RS-триггера на элементах ИЛИ-НЕ, если на его входы подать S=1, R=1?

14. Почему запрещенная комбинация для RS-триггера на элементах И-НЕ (S=0, R=0) является рабочей (хранение) для RS-триггера на элементах ИЛИ-НЕ?

15. Опишите режим работы RS-триггера, когда на его входах пассивный уровень (режим хранения).

16. Какой режим работы RS-триггера описывается комбинацией S=0, R=0 (для элементов ИЛИ-НЕ) или S=1, R=1 (для элементов И-НЕ)?

17. Постройте таблицу истинности для асинхронного RS-триггера на элементах И-НЕ.

18. Постройте таблицу истинности для асинхронного RS-триггера на элементах ИЛИ-НЕ.

19. Проанализируйте таблицу истинности RS-триггера на элементах И-НЕ. Почему при S=0, R=0 триггер сохраняет предыдущее состояние?

20. В чем заключается основное различие в работе асинхронного и синхронного RS-триггера?

1. Какие три основных типа логических выходов цифровых элементов существуют?

2. Что такое "выход с открытым коллектором" (ОК) и для чего он предназначен?

3. Объясните, в чем практическая польза выхода с открытым коллектором (ОК) для согласования узлов с разным напряжением питания.

4. Что такое "Z-состояние" (третье состояние) выхода и где оно применяется?

5. Что такое "нагрузочная способность" цифрового элемента и в чем она может измеряться?

6. В чем ключевое различие между "нагрузочной способностью", выраженной в токе, и выраженной в количестве входов?

7. Для чего нужен подтягивающий (pull-up) резистор в схемах с открытым коллектором?

8. Каково функциональное назначение входа J в JK-триггере?

9. Каково функциональное назначение входа K в JK-триггере?

10. Каково функциональное назначение входа D в D-триггере?

1. Каково функциональное назначение входа T в T-триггере (счетный вход)?

2. Что такое "гистерезис" триггера и как он связан с его устойчивостью?

3. Что такое "прозрачность" для D-триггера, управляемого по уровню, и почему это может быть проблемой?

4. В чем главный недостаток однотактного синхронного RS-триггера со статическим управлением, который устраняется в двухтактной (MS) структуре?

5. Как динамическое управление (срабатывание по фронту) повышает помехоустойчивость триггера по сравнению со статическим?

6. Используя принцип работы RS-триггера на элементах И-НЕ, объясните, почему подача S=0 (при R=1) приводит к установке выхода Q в 1.

7. Какой дополнительный управляющий вход имеет микросхема 564ТР2 по сравнению с базовым RS-триггером?

8. Объясните, что произойдет с выходом микросхемы 564ТР2, если на разрешающий вход V подать логический 0.

9. Опишите алгоритм работы с микросхемой 564ТР2 для записи в один из ее триггеров логической единицы, учитывая наличие разрешающего входа V.

10. Для чего в реальных схемах часто используют входы асинхронной установки (Preset) и сброса (Clear) у синхронных триггеров, если у них уже есть информационные входы?

ЗАДАНИЯ ПО ЛЕКЦИИ

Задание 1

Какой логический элемент (И-НЕ или ИЛИ-НЕ) используется для построения RS-триггера с прямыми входами?

Задание 2

Как называется явление, при котором триггер может непредсказуемо менять состояние из-за одновременного изменения нескольких входных сигналов, и какие триггеры ему более подвержены?

Задание 3

Если на оба входа синхронного RS-триггера в момент активности синхросигнала подать S=1 и R=1, каким будет результат?

Задание 4

Для чего нужен подтягивающий (pull-up) резистор в схемах с выходами с открытым коллектором (ОК)?

Задание 5

Каков логический уровень порога срабатывания для стандартных ТТЛ-схем?

Задание 6

Какой из выходов триггера называется прямым, а какой — инверсным?

Задание 7

Что произойдет, если на вход R асинхронного триггера на элементах И-НЕ подать «0», а на вход S — «1»?

Задание 8

Какова основная функция триггера в цифровой схеме?

Задание 9

Что такое «гистерезис» в контексте триггеров и для чего он нужен?

Задание 10

Микросхема 564ТР2 имеет вход V. Что произойдет, если на этот вход подать «0» при любых сигналах на S и R?

Задание 11

Какое состояние является основным (режимом по умолчанию) для асинхронного RS-триггера?

Задание 12

Где на принципиальной схеме обычно указываются инверсные входы и выходы?

Задание 13

На синхронный RS-триггер, срабатывающий по высокому уровню на входе C, поданы сигналы: C=0, S=1, R=0. Что произойдет с выходом Q?

Задание 14

На входы асинхронного RS-триггера на элементах ИЛИ-НЕ поданы сигналы: S=1, R=0. Какое состояние примет триггер?

Задание 15

Что произойдет с асинхронным RS-триггером на элементах И-НЕ, если на его входах S=0, R=0?

Задание 16 (Понимание структуры)

Задача: На основе логических элементов "И-НЕ" нарисуйте схему асинхронного RS-триггера. Покажите на этой схеме путь "петли обратной связи" и объясните, какой именно узел отвечает за функцию "памяти".

Задание 17 (Анализ временных диаграмм)

Задача: Дана временная диаграмма для синхронного RS-триггера, срабатывающего по положительному фронту. Сигналы на входах S и R изменяются во время действия синхроимпульса (C=1). Определите, в какие моменты времени и в какое состояние перейдет выход Q, если известно его начальное состояние.

Задание 18 (Сравнительный анализ)

Задача: Заполните сводную таблицу, сравнивающую асинхронный RS-триггер на элементах "И-НЕ" и на элементах "ИЛИ-НЕ" по следующим параметрам: активный уровень на входах, запрещенная комбинация, логика работы при активном входе.

Задание 19 (Понимание классификации)

Задача: Приведите по два конкретных примера (название устройства) для каждой ячейки следующей таблицы:

Класс устройства	На основе триггеров	Без триггеров (комбинационная логика)
Комбинационное		(Пример: Дешифратор)
Последовательностное	(Пример: Счетчик)

Задание 20 (Синтез знаний)

Задача: Объясните, почему триггер является последовательностным устройством, но при этом в лекции он определяется как комбинационная схема с обратной связью. Нет ли здесь противоречия? Обоснуйте свой ответ.

Задание 21 (Практическое применение)

Задача: Для чего в реальных схемах часто используют входы асинхронной установки (Preset) и сброса (Clear) у синхронных триггеров, если у них уже есть информационные входы? Приведите пример ситуации.

Задание 22 (Работа с микросхемой)

Задача: Опишите алгоритм работы с микросхемой 564ТР2 для записи в один из ее триггеров логической единицы, учитывая наличие разрешающего входа V.

Задание 23

Ситуация: В схеме используется триггер с инверсными входами. На вход S (установка) подан логический 0, на вход R (сброс) — логическая 1. Какое состояние примет триггер (Q = ?) и почему?

Задание 24

Ситуация: Вы видите на схеме условное обозначение триггера, у которого вход C (синхронизация) помечен маленьким треугольником, направленным внутрь. Какой это тип управления: статический или динамический? И по какому фронту (положительному или отрицательному) он срабатывает?

Задание 25

Ситуация: Для подключения светодиода к выходу цифровой микросхемы с выходом «с открытым коллектором» (ОК) вам понадобился резистор. Куда его нужно подключить: между выходом и землей (GND) или между выходом и напряжением питания (+Uпит)? Объясните его функцию.

Задание 26

Ситуация: В технической документации сказано, что цифровая схема использует «отрицательную логику». Что это означает на практике: высокий уровень напряжения соответствует логическому нулю или логической единице?

Задание 27

Ситуация: В процессе работы цифрового устройства на вход логического элемента кратковременно подалось напряжение, соответствующее не «0» и не «1», а промежуточному значению (например, 1.2 В для ТТЛ). Почему этого следует избегать?

Задание 28

Ситуация: Вам нужно спроектировать узел, который запоминает, была ли нажата кнопка, даже после того, как ее отпустили. Какой базовый элемент цифровой схемы (триггер, комбинационная схема, логический элемент) вы выберете и почему?

Задание 29

Ситуация: На входы S и R асинхронного RS-триггера, построенного на элементах ИЛИ-НЕ, одновременно подали S=1 и R=1. Какое состояние установится на выходах Q и ¬Q? Является ли это состояние устойчивым и разрешенным для использования?

Задание 30

Ситуация: Синхронный RS-триггер находится в режиме хранения (C=0). В этот момент на его информационные входы подают S=1, R=0. Изменится ли состояние выхода Q? Почему?

Задание 31

Ситуация: Чем принципиально отличается реакция на входные сигналы у комбинационной схемы (например, дешифратора) и у последовательностной схемы (например, триггера)?

Задание 32

Ситуация: Что означает аббревиатура «Z-состояние» выхода микросхемы? Какой практический смысл имеет возможность переводить выход в это состояние?

Задание 33

Ситуация: В схеме используется микросхема 564ТР2. На ее вход V подан логический 0. Что в этот момент происходит с выходами триггеров внутри этой микросхемы, независимо от сигналов на входах S и R?

Задание 34

Ситуация: Как графически обозначается на схеме инверсный вход логического элемента или триггера?

Задание 35

Ситуация: Временная диаграмма показывает, что сигнал на входе D D-триггера изменился за несколько наносекунд до прихода положительного фронта на вход C. Успеет ли триггер запомнить новое значение? От чего это зависит?

Задание 36

Ситуация: Почему асинхронные триггеры считаются более подверженными проблеме «гонок» (состязаний сигналов), чем синхронные?

Задание 37

Ситуация: Какая из двух схем передачи данных — параллельная или последовательная — требует большего количества физических проводников (ножек микросхемы) для передачи одного и того же байта информации?

Задание 38

Ситуация: Вам нужно подключить к одному проводу (шине) выходы нескольких разных микросхем. Какой тип выхода (обычный, с открытым коллектором, с Z-состоянием) для этого подходит лучше всего и почему?

Задание 39

Ситуация: Что такое «нагрузочная способность» цифрового элемента, выраженная не в миллиамперах тока, а в единицах нагрузки (например, «может нагружать на 10 стандартных входов»)?

Задание 40

Ситуация: В чем заключается основное преимущество двухтактного (двухступенчатого) триггера перед однотактным? Как это преимущество проявляется на практике?